Implementasi Field Programmable Gate Array Dalam Perancangan Arithmetic-Logic Unit dan Shifter

Ferry Wahyu Wibowo

Intisari / Abstract


Paper ini membahas mengenai implementasi Field Programmable Gate Array (FPGA) untuk membuat Arithmetic-Logic Unit (ALU) merupakan core dari central processing unit (CPU). ALU terdiri dari dua fungsi, yaitu unit aritmetik dan unit logik. Pada paper ini unit arimetik berupa penjumlahan, pengurangan, perkalian, dan pembagian. Sedangkan unit logik berupa AND, OR, NOT, dan XOR. Rangkaian penggeser dalam paper ini juga diaplikasikan untuk melengkapi instruksi kode pemrograman secara perangkat lunak. Jalur pemilih unit aritmetik dan unit logik pada ALU menggunakan rangkaian multiplekser. Paper ini menggunakan teknik perancangan top-down yang dilakukan dengan cara menentukan komponen-komponen yang akan digunakan dalam implementasi dengan mengetahui fungsi dan kerja komponen tersebut, kemudian menentukan kode konfigurasinya dalam bentuk bahasa deskripsi perangkat keras, Very High Speed Integrated Circuit Hardware Description Language (VHDL). Implementasi dari kode VHDL dikonfigurasi ke dalam Field Programmable Gate Array (FPGA) Xilinx Spartan-3E untuk menentukan konsumsi komponen dan waktu tunda yang dihasilkan. Hasil yang didapatkan dari konfigurasi tersebut mengkonsumsi 26 slices, 50 4-masukan LUT, 17 I/O, dan 17 Bonded IO; sedangkan waktu tunda komponen yang dihasilkan dalam FPGA sebesar 11,413 ns.


Teks Lengkap:

PDF

Referensi


F.W. Wibowo, “Interoperability of Reconfiguring System on FPGA Using a Design Entry of Hardware Description Language,” Proc. of International Conference on Advances in Computing, Control, and Telecommunication Technologies 2011, pp. 79-83, 2011.

F.W. Wibowo, “The Conservative Structure of Synthesizing Read Only Memory Using VHDL on FPGA,” Proc. of 4th International Seminar on Industrial Engineering and Management (4th ISIEM), pp. 231-235, 2010.

F.W. Wibowo, “System on Chip untuk Mesin Pengepakan Barang Berbasis FPGA,” Pros. Seminar Teknik Informatika 2011, pp. B-52-B-59, 2011.

F.W. Wibowo, “Desain dan Implementasi Convolutional Encoder (2, 1, 8) dalam Field Programmable Gate Array (FPGA), Jurnal Rekayasa Elektrika, vol. 9, no. 4, pp. 166-170, Oktober 2011.

F.W. Wibowo, “Mergesort pada tingkat Register Transfer Logic Berbasis FPGA,” Journal DASI, vol. 11, no. 4, pp. 33-47, Desember 2010.

F.W. Wibowo, “Finite State Machine untuk Pengendali Elevator Berbasis Field Programmable Gate Array,” Journal DASI, vol. 12, no. 1, pp. 6-8, Maret 2011.

S.R. Ball, Embedded Microprocessor Systems: Real World Design, Third Edition, USA: Newnes, 2002.

V.A. Pedroni, Circuit Design with VHDL, London: MIT Press, 2004.

S. Purnima, T. Mukesh, S. Jaikaran, R. Sanjay, “VHDL Environment for Floating Point Arithmetic Logic Unit – ALU Design and Simulation,” Research Journal of Engineering Sciences, vol. 1(2), pp. 1-6, Agustus 2012.

A. Dixit, V. Kapse, “Arithmetic & Logic Unit (ALU) Design Using Reversible Control Unit,” International Journal of Engineering and Innovative Technology (IJEIT), Vol. 1, Issues 6, Juni 2012.


Refbacks

  • Saat ini tidak ada refbacks.