MERGESORT DALAM TINGKAT REGISTER TRANSFER LOGIC BERBASIS FIELD PROGRAMMABLE GATE ARRAY

Ferry Wahyu Wibowo

Intisari / Abstract


Telah dibuat rangkaian yang berfungsi sebagai pengurut (sorter) menggunakan FPGA Xilinx Spartan-3E. Penelitian ini menggunakan FPGA sebagai piranti utama dan alat bantu yang digunakan adalah seperangkat komputer yang terinstal software Xilinx ISE 9.2i yang digunakan untuk meng-upload kode program ke FPGA. Paper ini mengulas sorter dengan 4 buah masukan yang mempunyai panjang 8 bit, yang dirancang di tingkat register transfer logic (RTL). Pengujian kinerja piranti ditampilkan dalam bentuk diagram bentuk gelombang pada perangkat lunak ISE 9.2i. Hasil dari penelitian diperoleh bahwa komponen FPGA Spartan-3E yang dikonsumsi adalah 26 slices flip-flop dari 9.312 (1%), 112 4-masukan LUT dari 9.312 (1%), 73 slices dari 4,656 (1%) dan waktu yang diperlukan untuk kerja rangkaian mergesort sebesar 16,029ns.


Teks Lengkap:

PDF

Referensi


Harkins, J., El-Ghazawi, T., El-Araby, E., Huang, M. (2005). Performance and Analysis of Sorting Algorithms on the SRC 6 Reconfigurable Computer. MAPLD International Conference.

Maxfield, C. M. (2004). The Design Warrior’s Guide to FPGAs. USA: Newnes.

Mihhailov, D., Sklyarov, V., Skliarova, I., Sudnitson, A. (2010). Optimization of FPGA-based Circuits for Recursive Data Sorting. 12th Biennial Baltic Electronics Conference (BEC2010), 129-132.

Sungun, S., Şenol, Y, Gündüzal, P. (2006). Minimal Sorting Network Realization on FPGA for Genetic Programming. Erciyes Üniversitesi Fen Bilimleri Enstitüsü Dergisi, 22(1-2), 26-36.

Wibowo, F. W. (2010). Implementasi FPGA untuk Pengukuran Daya Listrik. Seminar Nasional Fisika (SNF 2010), FI106-1 – FI106-6.

Wibowo, F. W. (2010). The Conservative Structure of Synthesizing Read Only Memory Design Using VHDL on FPGA. International Seminar on Industrial Engineering and Management, 4, 231-235.


Refbacks

  • Saat ini tidak ada refbacks.